<noframes id="pl7lz"><font id="pl7lz"></font><font id="pl7lz"></font>

<video id="pl7lz"><output id="pl7lz"><delect id="pl7lz"></delect></output></video>

<output id="pl7lz"></output>

<address id="pl7lz"><p id="pl7lz"></p></address>

<output id="pl7lz"><p id="pl7lz"><delect id="pl7lz"></delect></p></output><video id="pl7lz"></video>

<p id="pl7lz"></p>

<video id="pl7lz"><output id="pl7lz"></output></video>

<p id="pl7lz"><font id="pl7lz"></font></p>

<video id="pl7lz"><output id="pl7lz"></output></video>
<output id="pl7lz"></output><p id="pl7lz"></p>

<noframes id="pl7lz"><p id="pl7lz"><delect id="pl7lz"></delect></p><video id="pl7lz"><delect id="pl7lz"></delect></video>

<p id="pl7lz"><delect id="pl7lz"><font id="pl7lz"></font></delect></p>
<p id="pl7lz"><output id="pl7lz"></output></p>

<p id="pl7lz"></p>
<p id="pl7lz"><delect id="pl7lz"><font id="pl7lz"></font></delect></p>
<video id="pl7lz"><p id="pl7lz"></p></video>
<video id="pl7lz"></video>

<address id="pl7lz"><p id="pl7lz"></p></address>
<p id="pl7lz"><p id="pl7lz"><delect id="pl7lz"></delect></p></p>

<p id="pl7lz"></p>

<noframes id="pl7lz"><output id="pl7lz"><delect id="pl7lz"></delect></output>

新聞中心

EEPW首頁 > 嵌入式系統 > 新品快遞 > AMD推出為超低時延電子交易專屬打造的基于FPGA的加速卡

AMD推出為超低時延電子交易專屬打造的基于FPGA的加速卡

—— 新款 AMD Alveo 金融科技加速卡能為交易公司和經紀商提供突破性的納秒級交易執行性能以及 AI 賦能的交易策略
作者:時間:2023-09-28來源:電子產品世界收藏
編者按:解決方案合作伙伴Alpha Data、Exegy和Hypertec加入到不斷壯大的面向金融科技市場的超低時延解決方案生態系統

近日宣布推出 Alveo? UL3524 ,這是一款面向應用設計的新款金融科技( fintech )。Alveo UL3524 已由領先的交易公司進行了部署,并且支持多種解決方案合作伙伴產品,能夠為自營交易商、做市商、對沖基金、經紀商和交易所提供一流的 平臺,以納秒( ns )速度進行電子交易。

本文引用地址:http://www.cinargozlemevi.net/article/202309/451111.htm

較之上一代 技術,Alveo UL3524 帶來了 7 倍的時延提升[1],從而達到小于 3 納秒的 收發器時延[2],加速交易執行。其由定制的 16nm Virtex? UltraScale?+ FPGA 提供支持,采用新穎的收發器架構,其具備硬化且經過優化的網絡連接核,以實現突破性能。通過在量產平臺上將硬件靈活性與超低時延網絡相結合,Alveo UL3524 能夠比傳統 FPGA 替代方案更快實現設計收斂與部署。

1695877173968019.jpg

1695877190648930.jpg

1695877216406440.jpg

Alveo UL3524

AMD產品營銷總監Hamid Salehi表示:“在超低時延交易中,1 納秒即可決定交易的盈虧。Alveo UL3524 加速卡由 AMD 超低時延 FPGA 收發器提供支持,專為給我們身處金融市場的金融科技客戶帶來可觀的競爭優勢而打造?!?/p>

硬件靈活性以及人工智能賦能的交易策略

Alveo UL3254 采用 64 個超低時延收發器、78 萬個 FPGA 架構查找表( LUT )以及 1,680 個數字信號處理( DSP )計算片,旨在加速硬件中的定制交易算法,令交易商能夠根據不斷演進的策略和市場條件定制其設計。該產品為采用 Vivado? 設計套件的傳統 FPGA 流程所支持,配套提供一套參考設計和性能基準,使 FPGA 設計人員能夠快速探索關鍵指標并根據規范開發定制交易策略,并得到 AMD 領域專家的全球支持。

為了簡化人工智能( AI )在算法交易市場中日益普遍的采用,AMD 為開發人員提供了開源且受到社區支持的FINN 開發框架。通過使用 PyTorch 和神經網絡量化技術,FINN 項目令開發人員能夠在縮小 AI 模型尺寸的同時保持準確性、編譯到硬件 IP 以及將網絡模型集成到算法的數據路徑中,帶來低時延性能。作為一項開源計劃,該解決方案為開發人員賦予了靈活性與可及性可,可隨項目演進獲取最新技術進展。

實現不斷壯大的超低時延金融科技解決方案生態系統

Alveo UL3524 及專屬打造的 FPGA 技術使戰略合作伙伴能夠為金融科技市場構建定制解決方案和基礎設施。目前可供使用的合作伙伴解決方案包括來自 Alpha Data、Exegy 和 Hypertec 的產品。

為 Alveo UL3524 加速卡提供支持的 AMD Virtex? UltraScale+ VU2P FPGA 使 Alpha Data 的超低時延設備成為可能。

Alpha Data總經理David Miller表示:“AMD 的新款 Virtex UltraScale+ FPGA 為超低時延交易和網絡帶來了跨越式改進。我們開發的 ADA-R9100 機架式設備使客戶能夠輕松地充分發揮全新 AMD FPGA 器件的全部潛力?!?/p>

Exegy 作為端到端前臺交易解決方案提供商,正在利用其 nxFramework 為 Alveo UL3524 卡提供支持。nxFramework 是一種軟件與硬件開發環境,專為在金融行業內創建和維護超低時延 FPGA 應用定制而成。  

Exegy FPGA解決方案總監Olivier Cousin表示:“通過結合 AMD 開創性的超低時延 FPGA 技術與 Exegy 在資本市場的專長,我們得以提供一款綜合全面的解決方案,應對構建未來交易基礎設施所需面臨的日益增多的優化問題?!?/p>

針對 Alveo UL3524,Hypertec 借助定制冷卻系統優化了其 ORION HF X410R-G6 高頻服務器,使之部署在 1U 服務器尺寸規格中。  

Hypertec產品營銷總監David Lim表示:“Hypertec 工程師專門設計了 HF X410R-G6,以充分施展 Alveo UL3524 平臺的功能和速度,使我們的解決方案能夠滿足低時延任務極其嚴苛的需求?!?/p>

AMD Alveo UL3524 加速卡目前已投入量產,并向全球金融服務客戶供貨。


[1] 截至 2023 年 8 月 16 日,AMD 性能實驗室使用 Vivado? Design Suite 2023.1,對運行在 Vivado Lab(硬件管理器) 2023.1 上的 Alveo UL3524 加速卡進行了測試?;?GTF 時延基準設計,經過配置,可在內部近端回送模式下啟用 GTF 收發器。GTF TX 和 RX 時鐘在大約 644MHz 的相同頻率下工作,相移為 180 度。GTF 時延基準設計通過鎖存單個空閑運行計數器的值來測量硬件中的時延。時延即為 TX 數據在 GTF 收發器處鎖存的時間與其在路由回 FPGA 架構之前在 GTF 接收器處鎖存的時間之間的差值。時延測量不包括協議開銷、協議幀、可編程邏輯 (PL) 時延、TX PL 接口設置時間、RX PL 接口時鐘輸出、包飛行時間和其它時延來源?;鶞蕼y試運行了 1,000 次,每次測試 250 幀。引用的測量結果基于 GTF 收發器“RAW 模式”,其中收發器的物理介質連接子層 (PMA) 將數據“按原樣”傳遞到 FPGA 架構。時延測量結果在此配置的所有測試運行中保持一致。系統制造商可能會修改配置,因此產生不同的結果。ALV-10

[2] 基于 Virtex UltraScale+ GTY 收發器與超低時延 GTF 收發器的仿真比較。



評論


相關推薦

技術專區

關閉
亚洲国产精品隔壁老王|日韩一区二区三区精品视频第3页|99乐这里只有精品|中文字幕v亚洲日
<noframes id="pl7lz"><font id="pl7lz"></font><font id="pl7lz"></font>

<video id="pl7lz"><output id="pl7lz"><delect id="pl7lz"></delect></output></video>

<output id="pl7lz"></output>

<address id="pl7lz"><p id="pl7lz"></p></address>

<output id="pl7lz"><p id="pl7lz"><delect id="pl7lz"></delect></p></output><video id="pl7lz"></video>

<p id="pl7lz"></p>

<video id="pl7lz"><output id="pl7lz"></output></video>

<p id="pl7lz"><font id="pl7lz"></font></p>

<video id="pl7lz"><output id="pl7lz"></output></video>
<output id="pl7lz"></output><p id="pl7lz"></p>

<noframes id="pl7lz"><p id="pl7lz"><delect id="pl7lz"></delect></p><video id="pl7lz"><delect id="pl7lz"></delect></video>

<p id="pl7lz"><delect id="pl7lz"><font id="pl7lz"></font></delect></p>
<p id="pl7lz"><output id="pl7lz"></output></p>

<p id="pl7lz"></p>
<p id="pl7lz"><delect id="pl7lz"><font id="pl7lz"></font></delect></p>
<video id="pl7lz"><p id="pl7lz"></p></video>
<video id="pl7lz"></video>

<address id="pl7lz"><p id="pl7lz"></p></address>
<p id="pl7lz"><p id="pl7lz"><delect id="pl7lz"></delect></p></p>

<p id="pl7lz"></p>

<noframes id="pl7lz"><output id="pl7lz"><delect id="pl7lz"></delect></output>